SiPlex™ 系统级封装异构集成平台

全栈高密度 SiP 解决方案，让多元芯片在单封装内即刻协同

SiPlex™ 是面向 5G-A、AI 边缘、车载与可穿戴市场的下一代系统级封装（SiP）平台。通过晶圆级高密度再布线、多阶嵌入式基板、2.5D/3D 堆叠及 Chiplet 接口，将不同制程、不同功能的裸 Die、无源器件与天线在单一封装内无缝融合，实现“性能逼近 SoC、灵活度超越 PCB”的系统级微缩，帮助客户在 12 周内完成从 RTL 到量产的完整交付。

YCHIPWAY

产品尺寸：最大可支持 600 mm × 600 mm 面板级封装载板

应用领域：面向人工智能、数据中心、汽车电子及物联网终端的高密度异构集成系统级封装（SiP）方案

详细介绍

产品概述
SiPlex™ 采用“Design-For-SiP”协同设计流程，把传统板级系统压缩到 10 mm×10 mm 封装体内。核心工艺包含：
• 超高密度 RDL（2 µm L/S）与微凸点 30 µm pitch；
• 2.5D 硅中介层 / 3D TSV 垂直互连；
• 多温区共烧基板（ABF+BT 混合）保障 260 °C 无铅回流；
• 内置 EMI 屏蔽层与天线集成，支持毫米波 AiP；
• 完整的信号完整性、电源完整性、热-机械协同仿真平台。

产品应用
• 5G/6G 智能手机射频前端模组（FEMiD、PAMiD）
• AR/VR 一体机的感算存融合 SiP
• 车载高可靠域控制器（ASIL-D）
• 医疗植入式神经刺激器超低功耗 SiP

技术特性

异构兼容：支持逻辑（5 nm）、射频（28 nm）、存储（LPDDR5/6）、MEMS、光传感裸 Die 混载。
极致微缩：封装密度 ≥ 1000 I/O/mm²，系统体积缩减 70 %，互连损耗 < 0.2 dB/mm@28 GHz。
高可靠：通过 AEC-Q100 Grade 1、MIL-STD-883 机械冲击与 1000 h 高温高湿验证；结温 150 °C 下 MTTF > 10 kh。